



日本国特許庁
JAPAN PATENT OFFICE

#6
4/29/03
Mallari

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office

出願年月日
Date of Application:

2000年10月16日

出願番号
Application Number:

特願2000-315785

出願人
Applicant(s):

株式会社日立製作所
日立北海セミコンダクタ株式会社
株式会社日立超エル・エス・アイ・システムズ

CERTIFIED COPY OF
PRIORITY DOCUMENT

T. Ishida et al
09/964,484
9-28-01
703-684-1120
H-1013

2001年 9月25日

特許庁長官
Commissioner,
Japan Patent Office

及川耕造



【書類名】 特許願
 【整理番号】 H00012911
 【あて先】 特許庁長官殿
 【国際特許分類】 H01L 21/60

【発明者】

【住所又は居所】 北海道亀田郡七飯町字中島145番地 日立北海セミコンダクタ株式会社内

【氏名】 石田 徹

【発明者】

【住所又は居所】 北海道亀田郡七飯町字中島145番地 日立北海セミコンダクタ株式会社内

【氏名】 浦和 哲治

【発明者】

【住所又は居所】 東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システムズ内

【氏名】 伊藤 富士夫

【発明者】

【住所又は居所】 東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システムズ内

【氏名】 松澤 朝夫

【発明者】

【住所又は居所】 東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システムズ内

【氏名】 鈴木 一成

【発明者】

【住所又は居所】 東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システムズ内

【氏名】 亀岡 昭彦

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目 2 0 番 1 号 株式会社日立
製作所 半導体グループ内

【氏名】 鈴木 博通

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目 2 0 番 1 号 株式会社日立
製作所 半導体グループ内

【氏名】 井手 琢二

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【特許出願人】

【識別番号】 000233594

【氏名又は名称】 日立北海セミコンダクタ株式会社

【特許出願人】

【識別番号】 000233169

【氏名又は名称】 株式会社日立超エル・エス・アイ・システムズ

【代理人】

【識別番号】 100083552

【弁理士】

【氏名又は名称】 秋田 収喜

【電話番号】 03-3893-6221

【手数料の表示】

【予納台帳番号】 014579

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

特 2 0 0 0 - 3 1 5 7 8 5

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】

一主面に、制御回路、第1ボンディングパッド及び複数の第2ボンディングパッドを有する第1半導体チップと、

一主面に、記憶回路及び第3ボンディングパッドを有し、かつ、前記第1半導体チップの一主面上に配置された第2半導体チップであって、前記記憶回路が前記第1半導体チップの制御回路の制御信号によって制御される第2半導体チップと、

内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第1半導体チップの周囲に配置された第1リードと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第1半導体チップの周囲に配置された複数の第2リードと、

前記第1半導体チップの前記第1ボンディングパッドと前記第1リードの内部リード部とを接続する第1ボンディングワイヤと、

前記第1半導体チップの前記複数の第2ボンディングパッドと前記複数の第2リードの内部リード部とを接続する複数の第2ボンディングワイヤと、

前記第2半導体チップの前記第3ボンディングパッドと前記第1リードの内部リード部とを接続する第3ボンディングワイヤと、

前記第1及び第2半導体チップ、前記第1、第2及び第3ボンディングワイヤ、及び前記第1及び第2リードの内部リード部を封止する樹脂封止体とを有し、

前記制御回路の制御信号は、前記第1半導体チップの第1ボンディングパッドから出力され、前記第1ボンディングワイヤ、前記第1リード及び前記第3ボンディングワイヤを介して前記第2半導体チップの前記第3ボンディングパッドに入力されることを特徴とする半導体装置。

【請求項2】

請求項 1 に記載の半導体装置において、

前記第 2 半導体チップは、前記第 1 半導体チップよりも小さい平面サイズで形成されていることを特徴とする半導体装置。

【請求項 3】

請求項 1 に記載の半導体装置において、

前記第 2 半導体チップは、その一主面と対向する他の主面が前記第 1 半導体チップの一主面と向かい合う状態で前記第 1 半導体チップの一主面上に配置されていることを特徴とする半導体装置。

【請求項 4】

請求項 1 に記載の半導体装置において、

前記第 1 及び第 3 ボンディングワイヤは、前記第 1 リードの同一面に接続されていることを特徴とする半導体装置。

【請求項 5】

一主面に、プログラムによって動作するプロセッサユニットと、複数のボンディングパッドとを有する第 1 半導体チップと、

一主面に、前記マイコン用チップの動作によってシリアルデータが書き込まれる不揮発性記憶ユニットと、複数のボンディングパッドとを有する第 2 半導体チップであって、前記マイコン用チップの一主面上に配置された第 2 半導体チップと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有する複数のリードであって、前記内部リード部が前記マイコン用チップの周囲に配置された複数のリードと、

前記第 1 及び前記第 2 半導体チップ、及び前記複数のリードの内部リード部を封止する樹脂封止体とを有し、

前記第 1 及び前記第 2 半導体チップの前記複数のボンディングパッドは、前記複数のリードの内部リード部に電氣的に接続されていることを特徴とする半導体装置。

【請求項 6】

請求項 5 に記載の半導体装置において、

前記第 1 半導体チップはマイコン用チップであり、

前記第 2 半導体チップは E E P R O M 用チップであることを特徴とする半導体装置。

【請求項 7】

請求項 5 に記載の半導体装置において、

前記第 1 半導体チップの複数のボンディングパッドは、第 1 ボンディングパッドを含み、

前記第 2 半導体チップの複数のボンディングパッドは、第 2 ボンディングパッドを含み、

前記第 1 ボンディングパッドは第 1 ボンディングワイヤを介して前記複数のリードの中の 1 つのリードの内部リード部に電氣的に接続され、

前記第 2 ボンディングパッドは第 2 ボンディングワイヤを介して前記複数のリードの中の 1 つのリードの内部リード部に電氣的に接続され、

前記シリアルデータは、前記第 1 ボンディングパッドから出力され、前記第 1 ボンディングワイヤ、前記複数のリードの中の 1 つのリード及び前記第 2 ボンディングワイヤを介して前記第 2 ボンディングパッドに入力されることを特徴とする半導体装置。

【請求項 8】

請求項 5 に記載の半導体装置において、

前記第 2 半導体チップは、前記第 1 半導体チップよりも小さい平面サイズで形成されていることを特徴とする半導体装置。

【請求項 9】

請求項 5 に記載の半導体装置において、

前記第 2 半導体チップは、その一主面と対向する他の主面が前記第 1 半導体チップの一主面と向かい合う状態で前記第 1 半導体チップの一主面上に配置されていることを特徴とする半導体装置。

【請求項 10】

請求項 6 に記載の半導体装置において、

前記第 1 及び第 2 ボンディングワイヤは、前記複数のリードの中の 1 つのリー

ドの同一面に接続されていることを特徴とする半導体装置。

【請求項 1 1】

一主面に第 1 ボンディングパッド及び複数の第 2 ボンディングパッドを有する第 1 半導体チップと、

一主面に、互いに電氣的に接続された複数の第 3 ボンディングパッドを有し、かつ、前記第 1 半導体チップの一主面上に配置された第 2 半導体チップと、

内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの周囲に配置された第 1 リードと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの周囲に配置された複数の第 2 リードと、

前記第 1 半導体チップの前記第 1 ボンディングパッドと前記第 1 リードの内部リード部とを接続する第 1 ボンディングワイヤと、

前記第 1 半導体チップの前記複数の第 2 ボンディングパッドと前記複数の第 2 リードの内部リード部とを接続する複数の第 2 ボンディングワイヤと、

前記第 2 半導体チップの前記複数の第 3 ボンディングパッドの中の 1 つと前記第 1 リードの内部リード部とを接続する第 3 ボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記第 1、第 2 及び第 3 リードの内部リード部、及び前記第 1、第 2 及び第 3 ボンディングワイヤを封止する樹脂封止体とを有することを特徴とする半導体装置。

【請求項 1 2】

請求項 1 1 に記載の半導体装置において、

前記第 2 半導体チップは平面が方形状で形成され、

前記複数の第 3 ボンディングパッドは、前記第 2 半導体チップの少なくとも一辺に沿って配置されていることを特徴とする半導体装置。

【請求項 1 3】

請求項 1 1 に記載の半導体装置において、

前記第 2 半導体チップは平面が方形状で形成され、

前記複数の第3ボンディングパッドは、前記第2半導体チップの少なくとも互いに接する2つの辺に沿って配置されていることを特徴とする半導体装置。

【請求項14】

請求項11に記載の半導体装置において、

前記第1ボンディングパッド及び前記複数の第3ボンディングパッドは、信号用ボンディングパッドであることを特徴とする半導体装置。

【請求項15】

請求項11に記載の半導体装置において、

前記第2半導体チップは、前記第1半導体チップよりも小さい平面サイズで形成されていることを特徴とする半導体装置。

【請求項16】

請求項11に記載の半導体装置において、

前記第2半導体チップは、その一主面と対向する他の主面が前記第1半導体チップの一主面と向かい合う状態で前記第1半導体チップの一主面上に配置されていることを特徴とする半導体装置。

【請求項17】

請求項11に記載の半導体装置において、

前記第1及び第3ボンディングワイヤは、前記第1リードの同一面に接続されていることを特徴とする半導体装置。

【請求項18】

一主面に第1ボンディングパッド及び第2ボンディングパッドを有し、かつ、前記第1及び第2ボンディングパッドが前記一主面の一边に沿って配置された方形状の第1半導体チップと、

一主面に、第3ボンディングパッドと、互いに電氣的に接続された2つの第4ボンディングパッドとを有し、前記第3及び第4ボンディングパッドが前記一主面の一边に沿って配置され、かつ、前記第3ボンディングパッドが前記第4ボンディングパッドの間に配置された方形状の第2半導体チップであって、前記一主面の一边が前記第1半導体チップの一主面の一边と向かい合う状態で前記第1半導体チップの一主面上に配置された第2半導体チップと、

各々が内部リード部及び前記内部リードと一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの一边の外側に配置された第 1 リード及び第 2 リードと、

前記第 1 半導体チップの前記第 1 ボンディングパッドと前記第 1 リードの内部リード部とを接続する第 1 ボンディングワイヤと、

前記第 1 半導体チップの前記第 2 ボンディングパッドと前記第 2 リードの内部リード部とを接続する第 2 ボンディングワイヤと、

前記第 2 半導体チップの前記第 3 ボンディングパッドと前記第 1 リードの内部リード部とを接続する第 3 ボンディングワイヤと、

前記第 2 半導体チップの前記 2 つの第 4 ボンディングパッドの中の 1 つと前記第 2 リードの内部リード部とを接続する第 4 ボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記第 1 及び第 2 リードの内部リード部、及び前記第 1、第 2、第 3 及び第 4 ボンディングワイヤを封止する樹脂封止体とを有することを特徴とする半導体装置。

【請求項 19】

一主面の一边側に第 1 ボンディングパッドを有する方形状の第 1 半導体チップと、

一主面の一边側に第 2 ボンディングパッドを有し、かつ、前記一主面の一边が前記第 1 半導体チップの一边と向かい合う状態で前記第 1 半導体チップの一主面上に配置された方形状の第 2 半導体チップと、

内部リード部及び前記内部リード部と一体に形成された外部リード部とを有し、かつ、前記内部リード部が前記第 1 半導体チップの一边の外側に配置されたリードと、

前記第 1 半導体チップの第 1 ボンディングパッドと前記リードの内部リード部とを接続する第 1 ボンディングワイヤと、

前記第 2 半導体チップの第 2 ボンディングパッドと前記リードの内部リード部とを接続する第 2 ボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記リードの内部リード部、及び前記第 1 及び第 2 ボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップは、前記第 2 半導体チップの中心点が前記第 1 半導体チップの中心点よりも前記第 1 半導体チップの一边側に位置するように位置を偏移させた状態で前記第 1 半導体チップの一主面上に配置されていることを特徴とする半導体装置。

【請求項 2 0】

請求項 1 9 に記載の半導体装置において、

前記第 1 半導体チップの中心点は、前記第 1 半導体チップの一边と同一方向における第 1 中心線と、前記第 1 中心線に直交する第 2 中心線とが交差する点であり、

前記第 2 半導体チップの中心点は、前記第 2 半導体チップの一边と同一方向における第 1 中心線と、前記第 1 中心線に直交する第 2 中心線とが交差する点であることを特徴とする半導体装置。

【請求項 2 1】

平面が方形状で形成され、一主面の第 1 辺側に第 1 ボンディングパッドを有し、更に、前記一主面の第 1 辺と接する第 2 辺側に第 2 ボンディングパッドを有する第 1 半導体チップと、

平面が方形状で形成され、一主面の第 1 辺側に第 3 ボンディングパッドを有し、更に、前記一主面の第 1 辺と接する第 2 辺側に第 4 ボンディングパッドを有する第 2 半導体チップであって、

前記一主面の第 1 辺が前記第 1 半導体チップの第 1 辺と向かい合い、かつ、前記一主面の第 2 辺が前記第 1 半導体チップの第 2 辺と向かい合う状態で前記第 1 半導体チップの一主面上に配置された第 2 半導体チップと、

内部リード部及び前記内部リード部と一体に形成された外部リード部とを有し、かつ、前記内部リード部が前記第 1 半導体チップの第 1 辺の外側に配置された第 1 リードと、

内部リード部及び前記内部リード部と一体に形成された外部リード部とを有し、かつ、前記内部リード部が前記第 1 半導体チップの第 2 辺の外側に配置された第 2 リードと、

前記第 1 半導体チップの第 1 ボンディングパッドと前記第 1 リードの内部リー

ド部とを接続する第 1 ボンディングワイヤと、

前記第 2 半導体チップの第 1 ボンディングパッドと前記第 1 リードの内部リード部とを接続する第 2 ボンディングワイヤと、

記第 1 半導体チップの第 2 ボンディングパッドと前記第 2 リードの内部リード部とを接続する第 3 ボンディングワイヤと、

前記第 2 半導体チップの第 2 ボンディングパッドと前記第 2 リードの内部リード部とを接続する第 4 ボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記第 1 及び第 2 リードの内部リード部、及び前記第 1 乃至第 4 ボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップは、前記第 2 半導体チップの中心点が前記第 1 半導体チップの中心点よりも前記第 1 半導体チップの第 1 辺側及び第 2 辺側に位置するように位置を偏移させた状態で前記第 1 半導体チップの一主面上に配置されていることを特徴とする半導体装置。

【請求項 2 2】

請求項 2 1 に記載の半導体装置において、

前記第 1 半導体チップの中心点は、前記第 1 半導体チップの第 1 辺と同一方向における第 1 中心線と、前記第 1 中心線に直交する第 2 中心線とが交差する点であり、

前記第 2 半導体チップの中心点は、前記第 2 半導体チップの第 1 辺と同一方向における第 1 中心線と、前記第 1 中心線に直交する第 2 中心線とが交差する点であることを特徴とする半導体装置。

【請求項 2 3】

一主面の一边側に第 1 ボンディングパッドを有する方形状の第 1 半導体チップと、

一主面の一边側に第 2 ボンディングパッドを有し、かつ、前記第 1 半導体チップの一主面上に配置された方形状の第 2 半導体チップと、

内部リード部及び前記内部リード部と一体に形成された外部リード部とを有し、かつ、前記内部リード部が前記第 1 半導体チップの一边の外側に配置されたりードと、

前記第 1 半導体チップの第 1 ボンディングパッドと前記リードの内部リード部とを接続する第 1 ボンディングワイヤと、

前記第 2 半導体チップの第 2 ボンディングパッドと前記リードの内部リード部とを接続する第 2 ボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記リードの内部リード部、及び前記第 1 及び第 2 ボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップは、前記第 2 ボンディングワイヤの長さが短くなるように、前記第 2 半導体チップの一边が前記第 1 半導体チップの互いに接する 2 つの辺と向かい合う状態で前記第 1 半導体チップの一主面上に配置されていることを特徴とする半導体装置。

【請求項 2 4】

互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面に複数のボンディングパッドが形成された第 1 半導体チップと、

互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面に複数のボンディングパッドが形成された第 2 半導体チップであって、前記第 2 主面が前記第 1 半導体チップの第 1 主面と向かい合う状態で前記第 1 半導体チップ上に配置され、かつ、平面サイズが前記第 1 半導体チップよりも小さい第 2 半導体チップと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの周囲に配置された複数のリードと、

前記第 1 及び第 2 半導体チップの複数のボンディングパッドと、前記複数のリードの内部リード部とを夫々接続する複数のボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記複数のリードの内部リード部、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップは、前記第 1 半導体チップよりも厚さが薄いことを特徴とする半導体装置。

【請求項 2 5】

請求項 2 4 に記載の半導体装置において、

前記第 2 半導体チップは、接着層を介在して前記第 1 半導体チップの第 1 主面

に接着されていることを特徴とする半導体装置。

【請求項 2 6】

請求項 2 5 に記載の半導体装置において、

前記接着層は、接着用樹脂フィルムからなることを特徴とする半導体装置。

【請求項 2 7】

請求項 2 5 に記載の半導体装置において、

前記第 1 半導体チップの第 1 主面から前記第 2 半導体チップの第 2 主面までの距離は、前記第 1 半導体チップの厚さよりも小さいことを特徴とする半導体装置。

【請求項 2 8】

互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面に複数のボンディングパッドが形成された第 1 半導体チップと、

互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面に複数のボンディングパッドが形成された第 2 半導体チップであって、前記第 2 主面が前記第 1 半導体チップの第 1 主面と向かい合う状態で前記第 1 半導体チップ上に配置され、かつ、平面サイズが前記第 1 半導体チップよりも小さい第 2 半導体チップと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの周囲に配置された複数のリードと、

前記第 1 及び第 2 半導体チップの複数のボンディングパッドと、前記複数のリードの内部リード部とを夫々接続する複数のボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記複数のリードの内部リード部、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップのボンディングパッドは、前記第 1 半導体チップのボンディングパッドよりも平面サイズが大きいことを特徴とする半導体装置。

【請求項 2 9】

互いに対向する第 1 主面及び第 2 主面を有し、かつ、前記第 1 主面に方形状の複数のボンディングパッドが形成された第 1 半導体チップと、

互いに対向する第 1 主面及び第 2 主面を有し、かつ、前記第 1 主面に方形状の

複数のボンディングパッドが形成された第 2 半導体チップであって、前記第 2 主面が前記第 1 半導体チップの第 1 主面と向かい合う状態で前記第 1 半導体チップ上に配置され、かつ、平面サイズが前記第 1 半導体チップよりも小さい第 2 半導体チップと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの周囲に配置された複数のリードと、

前記第 1 半導体チップの複数のボンディングパッドと、前記複数のリードの内部リード部とを接続する複数の第 1 ボンディングワイヤと、

前記第 2 半導体チップの複数のボンディングパッドと、前記複数のリードの内部リード部とを接続する複数の第 2 ボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記複数のリードの内部リード部、及び前記第 1 及び第 2 ボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップのボンディングパッドは、前記ボンディングワイヤが延在する方向に沿う辺が前記リードと向かい合う辺よりも長い長方形で形成されていることを特徴とする半導体装置。

【請求項 3 0】

請求項 2 9 に記載の半導体装置において、

前記第 2 半導体チップのボンディングパッドは、前記第 1 半導体チップのボンディングパッドよりも平面サイズが大きいことを特徴とする半導体装置。

【請求項 3 1】

請求項 2 9 に記載の半導体装置において、

前記第 2 ボンディングワイヤは、前記第 2 半導体チップの第 1 主面と垂直な方向に延びる第 1 部分と、前記第 2 半導体チップの第 1 主面に沿う方向に延びる第 2 部分とを有し、

前記第 1 部分は前記内部リード部上に位置することを特徴とする半導体装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、半導体装置に関し、特に、2つの半導体チップを積層して1つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。

【0002】

【従来の技術】

半導体装置として、MCP (Multi Chip Package) 型と呼称される半導体装置が知られている。このMCP型半導体装置においては、種々な構造のものが開発され、製品化されているが、2つの半導体チップを積層して1つのパッケージに組み込んだMCP型半導体装置が最も普及している。例えば特開平2-5455号公報 (公知文献1) には、プログラムによって動作するプロセッサユニットが内蔵されたマイコン用チップ上に、メモリ用チップとして不揮発性記憶ユニットが内蔵されたEEPROM (Electrically Erasable Programmable Read Only Memory) 用チップを積層し、この2つのチップを1つの樹脂封止体で封止したMCP型半導体装置が開示されている。そして、公知文献1には、マイコン用チップと、このマイコン用チップの周囲に配置されたリードとの電気的な接続をボンディングワイヤで行ない、マイコン用チップとEEPROM用チップとの電気的な接続をバンプで行なう技術が開示されている。

【0003】

また、特開平5-343609号公報には、MOSFET (Metal Oxide Semiconductor Field Effect Transistor) を主体とする回路が内蔵されたCMOS (Complementary MOS) 用チップ上に、バイポーラトランジスタを主体とする回路が内蔵されたバイポーラ用チップを積層し、この2つのチップを1つの樹脂封止体で封止したMCP型半導体装置が開示されている。そして、公知文献2には、CMOS用チップと、このCMOS用チップの周囲に配置されたリードとの電気的な接続をボンディングワイヤで行ない、CMOS用チップとバイポーラ用チップとの電気的な接続をボンディングワイヤで行なう技術が開示されている。

【0004】

【発明が解決しようとする課題】

1つのパッケージにマイコン用チップ及びEEPROM用チップを組み込んだ

半導体装置の要求が高まっている。そこで、本発明者等は、マイコン用チップ上にEEPROM用チップを積層し、この2つのチップを1つの樹脂封止体で封止する半導体装置の開発に先立ち、以下の問題点を見出した。

【0005】

(1) マイコン用チップ及びEEPROM用チップを1つのパッケージに組み込む場合、マイコン用チップとEEPROM用チップとの電気的な接続が必要である。そこで、マイコン用チップのボンディングパッドに電気的に接続されるマイコン用リードと、EEPROM用チップのボンディングパッドに電気的に接続されるEEPROM用リードとを設け、このマイコン用リードとEEPROM用リードとを、半導体装置の実装時に用いられる実装基板の配線で電気的に接続することにより、マイコン用チップとEEPROM用チップとの電気的な接続を行うことができる。しかしながら、この場合、マイコン用チップの品種毎にリードフレームを新たに開発する必要があり、半導体装置の製造コストが増加する。

【0006】

一方、公知文献1には、マイコン用チップの回路形成面の周縁にリードとの電気的な接続を行うためのリード用ボンディングパッドを設け、マイコン用チップの回路形成面の中央領域にEEPROM用チップのボンディングパッドとの電気的な接続を行うためのEEPROM用ボンディングパッドを設けて両者の電気的な接続を行う方法が開示されている。この場合、マイコン用チップに合わせて開発されたリードフレームをそのまま用いることができるため、マイコン用チップの品種毎にリードフレームを新たに開発する必要はないが、EEPROM用ボンディングパッドを設けたマイコン用チップを品種毎に開発する必要があるため、半導体装置の製造コストが増加してしまう。

【0007】

(2) 公知文献2には、CMOS用チップの回路形成面の周縁に設けられたリード用ボンディングパッドと、CMOS用チップの周囲に配置されたリードとの電気的な接続をボンディングワイヤで行い、バイポーラ用チップの回路形成面に設けられたボンディングパッドと、CMOS用チップの回路形成面の中央領域に設けられたバイポーラ用ボンディングパッドとの電気的な接続をボンディングワ

イヤで行う方法が開示されている。

【0008】

ワイヤボンディング工程では、半導体チップの位置をCCD (Charge Coupled Device) カメラで認識し、この位置データに基づいてボンディングパッドの位置を把握した後、ワイヤボンディングが行われる。2つのチップを積層した場合、上側チップの位置検出はCCDカメラの光学レンズを下側チップに合焦させて行うため、上側チップが厚いと光学レンズの被写界深度を超えてしまい、上側チップの画像がぼける。上側チップの画像がぼけた場合、上側チップの位置検出に誤差が生じ、これに基づいてボンディングパッドの位置検出にも誤差が生じるため、上側チップのボンディングパッドとボンディングワイヤとの接続不良が生じ、半導体装置の歩留まりが低下する。この問題は、ボンディングパッドの外形サイズが小さくなるに従って顕著になる。

【0009】

本発明の目的は、半導体装置の低コスト化を図ることが可能な技術を提供することにある。

【0010】

本発明の他の目的は、半導体装置の製造歩留まりの向上を図ることが可能な技術を提供することにある。

【0011】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

【0012】

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

【0013】

(1) 一主面に、制御回路、第1ボンディングパッド及び複数の第2ボンディングパッドを有する第1半導体チップと、

一主面に、記憶回路及び第3ボンディングパッドを有し、かつ、前記第1半導

体チップの一主面上に配置された第2半導体チップであって、前記記憶回路が前記第1半導体チップの制御回路の制御信号によって制御される第2半導体チップと、

内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第1半導体チップの周囲に配置された第1リードと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第1半導体チップの周囲に配置された複数の第2リードと、

前記第1半導体チップの前記第1ボンディングパッドと前記第1リードの内部リード部とを接続する第1ボンディングワイヤと、

前記第1半導体チップの前記複数の第2ボンディングパッドと前記複数の第2リードの内部リード部とを接続する複数の第2ボンディングワイヤと、

前記第2半導体チップの前記第3ボンディングパッドと前記第1リードの内部リード部とを接続する第3ボンディングワイヤと、

前記第1及び第2半導体チップ、前記第1、第2及び第3ボンディングワイヤ、及び前記第1及び第2リードの内部リード部を封止する樹脂封止体とを有し、

前記制御回路の制御信号は、前記第1半導体チップの第1ボンディングパッドから出力され、前記第1ボンディングワイヤ、前記第1リード及び前記第3ボンディングワイヤを介して前記第2半導体チップの前記第3ボンディングパッドに入力されることを特徴とする半導体装置である。

【0014】

(2) 前記手段(1)に記載の半導体装置において、

前記第2半導体チップは、前記第1半導体チップよりも小さい平面サイズで形成されていることを特徴とする半導体装置である。

【0015】

(3) 前記手段(1)に記載の半導体装置において、

前記第2半導体チップは、その一主面と対向する他の主面が前記第1半導体チップの一主面と向かい合う状態で前記第1半導体チップの一主面上に配置されて

いることを特徴とする半導体装置である。

【 0 0 1 6 】

(4) 前記手段 (1) に記載の半導体装置において、
前記第 1 及び第 3 ボンディングワイヤは、前記第 1 リードの同一面に接続されていることを特徴とする半導体装置である。

【 0 0 1 7 】

(5) 互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面に複数のボンディングパッドが形成された第 1 半導体チップと、

互いに対向する第 1 主面及び第 2 主面を有し、前記第 1 主面に複数のボンディングパッドが形成された第 2 半導体チップであって、前記第 2 主面が前記第 1 半導体チップの第 1 主面と向かい合う状態で前記第 1 半導体チップ上に配置され、かつ、平面サイズが前記第 1 半導体チップよりも小さい第 2 半導体チップと、

各々が内部リード部及び前記内部リード部と一体に形成された外部リード部を有し、かつ、前記内部リード部が前記第 1 半導体チップの周囲に配置された複数のリードと、

前記第 1 及び第 2 半導体チップの複数のボンディングパッドと、前記複数のリードの内部リード部とを夫々接続する複数のボンディングワイヤと、

前記第 1 及び第 2 半導体チップ、前記複数のリードの内部リード部、及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、

前記第 2 半導体チップは、前記第 1 半導体チップよりも厚さが薄いことを特徴とする半導体装置である。

【 0 0 1 8 】

(6) 前記手段 (5) に記載の半導体装置において、

前記第 2 半導体チップは、接着層を介して前記第 1 半導体チップの第 1 主面に接着されていることを特徴とする半導体装置である。

【 0 0 1 9 】

(7) 前記手段 (6) に記載の半導体装置において、

前記接着層は、樹脂フィルムからなることを特徴とする半導体装置である。

【 0 0 2 0 】

(8) 前記手段(6)に記載の半導体装置において、

前記第1半導体チップの第1主面から前記第2半導体チップの第2主面までの距離は、前記第1半導体チップの厚さよりも小さいことを特徴とする半導体装置である。

【0021】

【発明の実施の形態】

以下、本発明の構成について、QFP (Quad Flatpack Package) 型半導体装置に本発明を適用した実施の形態とともに説明する。なお、実施の形態を説明するための図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0022】

(実施形態1)

図1は本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、

図2は図1のa-a切断線にほぼ沿う模式的断面図であり、

図3は図1のb-b切断線にほぼ沿う模式的断面図であり、

図4は図1のc-c切断線にほぼ沿う模式的断面図であり、

図5は図1のd-d切断線にほぼ沿う模式的断面図であり、

図6は図4の一部を拡大した模式的断面図であり、

図7は前記半導体装置に組み込まれた2つの半導体チップ(マイコン用チップ、EEPROM用チップ)の積層状態を示す模式的平面図であり、

図8はEEPROM用チップの平面レイアウト図であり、

図9は前記半導体装置のシステムブロック図である。

【0023】

なお、図2乃至図5は、ボンディングワイヤ及び2つの半導体チップが表れるように各切断線を部分的に屈曲させた模式的断面図である。

【0024】

図1乃至図5に示すように、本実施形態のQFP型半導体装置30Aは、2つの半導体チップ(マイコン用チップ10、EEPROM用チップ20)を上下に

積層し、この2つの半導体チップを1つの樹脂封止体17で封止した構成になっている。

【0025】

マイコン用チップ10及びEEPROM用チップ20は異なる平面サイズ（外形寸法）で形成され、夫々の平面形状は方形状で形成されている。本実施形態において、マイコン用チップ10の平面形状は例えば4.05 [mm] × 4.15 [mm] の長方形で形成され、EEPROM用チップ20の平面形状は例えば1.99 [mm] × 1.23 [mm] の長方形で形成されている。つまり、EEPROM用チップ20の平面サイズは、マイコン用チップ10の平面サイズよりも小さい。ここで、平面サイズとは、後述する回路形成面の大きさを意味しており、回路形成面の面積は、EEPROM用チップ20の方がマイコン用チップ10よりも小である。

【0026】

マイコン用チップ10及びEEPROM用チップ20は、例えば、単結晶シリコンからなる半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成となっている。

【0027】

マイコン用チップ10の互いに対向する回路形成面（一主面）10A及び裏面（他の主面）のうちの回路形成面10Aには、複数のボンディングパッド11が形成されている。この複数のボンディングパッド11は、マイコン用チップ10の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜で被覆され、この表面保護膜にはボンディングパッド11の表面を露出するボンディング開口が形成されている。

【0028】

EEPROM用チップ20の互いに対向する回路形成面（一主面）20A及び裏面（他の主面）のうちの回路形成面20Aには、複数のボンディングパッド21が形成されている。この複数のボンディングパッド21は、EEPROM用チップ20の多層配線層のうちの最上層の配線層に形成されている。最上層の配線

層はその上層に形成された表面保護膜で被覆され、この表面保護膜にはボンディングパッド21の表面を露出するボンディング開口が形成されている。

【0029】

マイコン用チップ10のボンディングパッド11及びEEPROM用チップ20のボンディングパッド21の平面形状は、例えば65 [μ m] \times 65 [μ m]の正方形で形成されている。

【0030】

図1及び図7に示すように、マイコン用チップ10の複数のボンディングパッド11は、マイコン用チップ10の4つの辺（互いに対向する2つの長辺（10A1, 10A2）及び互いに対向する2つの短辺（10A3, 10A4））に沿って配列されている。EEPROM用チップ20の複数のボンディングパッド21は、EEPROM用チップ20の4つの辺（互いに対向する2つの短辺（20A1, 20A2）及び互いに対向する2つの長辺（20A3, 20A4））に沿って配列されている。

【0031】

図1乃至図5に示すように、EEPROM用チップ20は、EEPROM用チップ20の他の主面である裏面がマイコン用チップ10の回路形成面10Aと向かい合う状態でマイコン用チップ10の回路形成面10A上に配置され、接着層15を介在してマイコン用チップ10の回路形成面10Aに接着固定されている。本実施形態において、接着層15としては例えばポリイミド系の接着用樹脂フィルムを用いている。

【0032】

マイコン用チップ10は、その裏面がダイパッド5と向かい合う状態で、接着層を介在してダイパッド5に接着固定されている。ダイパッド5には4本の吊りリード6が一体化され、これらのダイパッド5及び4本の吊りリード6で支持体4が構成されている。

【0033】

樹脂封止体17の平面形状は方形状で形成されている。本実施形態において、樹脂封止体17の平面形状は例えば10 [mm] \times 10 [mm]の正方形で形成

されている。樹脂封止体 1 7 は、低応力化を図る目的として、例えばフェノール硬化剤、シリコンゴム及びフィラー等が添加されたエポキシ系の樹脂で形成されている。この樹脂封止体 1 7 の形成においては、大量生産に好適なトランスファモールディング法が用いられている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えた成形金型を使用し、ポットからランナー及び流入ゲートを通してキャビティの内部に樹脂を注入して樹脂封止体を形成する方法である。

【 0 0 3 4 】

マイコン用チップ 1 0 の周囲には、樹脂封止体 1 7 の各辺に沿って配列された複数のリード 2 が配置されている。複数のリード 2 の夫々は、内部リード部（インナーリード）及びこの内部リード部と一体に形成された外部リード部（アウトナーリード）を有する構成となっている。各リード 2 の内部リード部は樹脂封止体 1 7 の内部に位置し、外部リード部は樹脂封止体 1 7 の外部に位置する。即ち、複数のリード 2 は、樹脂封止体 1 7 の内外に亘って延在している。各リード 2 の外部リード部は、面実装型リード形状の 1 つである例えばガルウイング型リード形状に折り曲げ成形されている。

【 0 0 3 5 】

図 9 に示すように、マイコン用チップ 1 0 は、プロセッサユニット（CPU）1 2、ROM ユニット 1 3、RAM ユニット 1 4、タイマユニット 1 5、A/D 変換ユニット 1 6、シリアル・コミュニケーション・インターフェイス・ユニット 1 7、データ入出力回路ユニット（I/O）1 9 等を同一基板に搭載した構成となっている。これらの各ユニット間は、データバス 1 8 A やアドレスバス 1 8 B を介在して相互に接続されている。プロセッサユニット 1 3 は、主に、中央処理部、制御回路部及び演算回路部等で構成されている。このように構成されたマイコン用チップ 1 0 は、プログラムによって動作する。

【 0 0 3 6 】

EEPROM 用チップ 2 0 は、シリアル・コミュニケーション・インターフェイス・ユニット 2 3 及び不揮発性記憶ユニット 2 4 等を同一基板に搭載した構成となっている。

【0037】

EEPROM用チップ20は、複数のボンディングパッド21の中に、信号用端子であるシリアルデータ（SDA）用ボンディングパッド21A及びシリアルクロック（SCL）用ボンディングパッド21Bを有している。マイコン用チップ10は、複数のボンディングパッド11の中に、信号用端子であるシリアルデータ（SDA）用ボンディングパッド11A及びシリアルクロック（SCL）用ボンディングパッド11Bを有している。EEPROM用チップ20のSDA用ボンディングパッド21Aは信号伝達経路25Aを介してマイコン用チップ10のSDA用ボンディングパッド11Aに電氣的に接続され、EEPROM用チップ20のSCL用ボンディングパッド21Bは信号伝達経路25Bを介してマイコン用チップ20のSCL用ボンディングパッド11Bに電氣的に接続され、EEPROM用チップ10の不揮発性記憶ユニット24は、マイコン用チップ10の動作によってシリアルデータが書き込まれる。即ち、EEPROM用チップ20の不揮発性記憶ユニット（記憶回路）24は、マイコン用チップ10のプロセッサユニット（制御回路）12の制御信号によって書き込み動作及び読み出し動作が制御される。なお、信号用伝達経路25A及び25Bは、後で詳細に説明するが、リードの内部リード部及び2本のボンディングワイヤで構成されている。

【0038】

図8に示すように、EEPROM用チップ20の複数のボンディングパッド21は、SDA用ボンディングパッド21A、SCL用ボンディングパッド21B、電源用端子として第1の電位（例えば5[V]）が印加されるVCC用ボンディングパッド21C、電源用端子として第2の電位（例えば0[V]）が印加されるVSS用ボンディングパッド21Dを含んでいる。SDA用ボンディングパッド21A、SCL用ボンディングパッド21B、VCC用ボンディングパッド21C及びVSS用ボンディングパッド21Dは複数設けられている。

【0039】

複数のSDA用ボンディングパッド21A及びSCL用ボンディングパッド21Bは、EEPROM用チップ20の辺20A1に沿って配列されている。複数のVCC用ボンディングパッド21C及びVSS用ボンディングパッド21Dは

、主に、EEPROM用チップ20の辺20A2、20A3及び20A4に沿って配列されている。

【0040】

複数のSDA用ボンディングパッド21A及びSCL用ボンディングパッド21Bは2つのパッド群に分割され、この2つのパッド群においてSCL用ボンディングパッド21Bは2つのSDA用ボンディングパッド21Aの間に配置されている。なお、2つのパッド群の間には、VCC用ボンディングパッド21C及びVSS用ボンディングパッド21Dが配置されている。

【0041】

複数のVCC用ボンディングパッド21C及びVSS用ボンディングパッド21Dは、主として交互に配置されている。

【0042】

複数のSDA用ボンディングパッド21AはEEPROM用チップ20の内部配線22Aを介して互いに電氣的に接続され、複数のSCL用ボンディングパッド21BはEEPROM用チップ20の内部配線22Bを介して互いに電氣的に接続され、複数のVCC用ボンディングパッド21CはEEPROM用チップ20の内部配線22Cを介して互いに電氣的に接続され、複数のVSS用ボンディングパッド21DはEEPROM用チップ20の内部配線22Dを介して互いに電氣的に接続されている。

【0043】

図1乃至図5に示すように、マイコン用チップ10の複数のボンディングパッド11は、ボンディングワイヤ16を介して複数のリード2の内部リード部に夫々電氣的に接続されている。

【0044】

EEPROM用チップ20において、複数のVSS用ボンディングパッド21Dの中の1つは、マイコン用チップ10の複数のボンディングパッド11の中のVSS用ボンディングパッド11Dと電氣的に接続されたリード2Dの内部リード部に、ボンディングワイヤ16を介して電氣的に接続されている（図2参照）。また、複数のVCC用ボンディングパッド21Cの中の1つは、マイコン用チ

チップ10の複数のボンディングパッド11の中のVCC用ボンディングパッド11Cと電氣的に接続されたリード2Cの内部リード部に、ボンディングワイヤ16を介して電氣的に接続されている（図3参照）。また、複数のSAD用ボンディングパッド21Aの中の1つは、マイコン用チップ10の複数のボンディングパッド11の中のSAD用ボンディングパッド11Aと電氣的に接続されたリード2Aの内部リード部に、ボンディングワイヤ16を介して電氣的に接続されている（図4参照）。また、複数のSCL用ボンディングパッド21Bの中の1つは、マイコン用チップ10の複数のボンディングパッド11の中のSCL用ボンディングパッド11Bと電氣的に接続されたリード2Bの内部リード部に、ボンディングワイヤ16を介して電氣的に接続されている（図5参照）。

【0045】

即ち、マイコン用チップ10とEEPROM用チップ20との電氣的な接続は、樹脂封止体17の内部において、リード2のインナー部及び2本のボンディングワイヤ16によって行われている。このような構成とすることにより、マイコン用チップ10に合わせて開発されたリードフレームをそのまま使用することができるため、マイコン用チップ10の品種毎にリードフレームを新たに開発する必要がない。また、EEPROM用チップ20と電氣的に接続するためのEEPROM用ボンディングパッドを設けたマイコン用チップを品種毎に開発する必要もない。

【0046】

シリアルデータ信号は、マイコン用チップ10のSDA用ボンディングパッド11Aから出力され、ボンディングワイヤ16、リード2、ボンディングワイヤ16を介してEEPROM用チップ20のSDA用ボンディングパッド21Aに入力される。シリアルクロック信号は、マイコン用チップ10のSCL用ボンディングパッド11Bから出力され、ボンディングワイヤ16、リード2、ボンディングワイヤ16を介してEEPROM用チップ20のSCL用ボンディングパッド21Bに入力される。

【0047】

マイコン用チップ10のボンディングパッド11とリード2とを接続するボン

ディングワイヤ16は、一端側がマイコン用チップ10のボンディングパッド11に接続され、他端側がリード2の内部リード部に接続されている。EEPROM用チップ20のボンディングパッド21とリード2とを接続するボンディングワイヤ16は、一端側がEEPROM用チップ20のボンディングパッド21に接続され、他端側がリード2の内部リード部に接続されている。これらのボンディングワイヤ16の他端側は、リード2の同一面に接続されている。

【0048】

図7に示すように、EEPROM用チップ20は、ボンディングワイヤ16の長さが短くなるように、マイコン用チップ10の中心点（中心座標点）P1に対してEEPROM用チップ20の中心点（中心座標点）P2の位置をずらした状態でEEPROM用チップ20の回路形成面20A上に配置されている。ここで、マイコン用チップ10の中心点P1とは、マイコン用チップ10の辺10A1と同一方向におけるX-X中心線10Xと、このX-X中心線10Xに直交するY-Y中心線10Yとが交差する点を言う。また、EEPROM用チップ20の中心点P2とは、EEPROM用チップ20の辺20A1と同一方向におけるX-X中心線20Xと、このX-X中心線20Xに直交するY-Y中心線20Yとが交差する点を言う。マイコン用チップ10の中心点P1とは、4角形のマイコン用チップ10の対角線の交点でもあり、EEPROM用チップ20の中心点P2とは、4角形のEEPROM用チップ20の対角線の交点でもある。

【0049】

本実施形態において、マイコン用チップ10のVCC用ボンディングパッド11C及びVSS用ボンディングパッド11Dはマイコン用チップ10の辺10A3側に配置され、マイコン用チップ10のSDA用ボンディングパッド11A及びSCL用ボンディングパッド11Bはマイコン用チップ10の辺10A1側に配置されているため、EEPROM用チップ20は、その中心点P2がマイコン用チップ10の中心点P1よりもマイコン用チップ10の辺10A3側及び辺10A1側に位置するように配置されている。本実施形態において、EEPROM用チップ20の中心点P2は、マイコン用チップ10の中心点P1に対して、例えばマイコン用チップ10の辺10A3側及び10A1側に夫々100～150

〔 μm 〕程度偏移している。これにより、EEPROM用チップ20のVCC用ボンディングパッド21C、VSS用ボンディングパッド21D、SDA用ボンディングパッド21A、SCL用ボンディングパッド21Bとリードとを接続するボンディングワイヤの長さを短くすることができる。

【0050】

なお、マイコン用チップ10に対するEEPROM用チップ20の偏移は、トランスファモールド法に基づいて樹脂封止体を形成する時のキャビティの内部に注入された樹脂の流動を考慮して設定する必要がある。

【0051】

図6に示すように、EEPROM用チップ20の厚さT2は、マイコン用チップ10の厚さT1よりも薄くなっている。また、マイコン用チップ10の回路形成面10AからEEPROM用チップ20の回路形成面20Aまでの距離Lは、マイコン用チップ10の厚さT1よりも小さくなっている。本実施形態において、マイコン用チップ10の厚さT1は例えば280〔 μm 〕程度に設定され、EEPROM用チップ20の厚さT2は例えば200～250〔 μm 〕程度に設定され、接着層15の厚さは例えば25〔 μm 〕程度に設定されている。

【0052】

次に、半導体装置30Aの製造に用いられるリードフレームについて、図10を用いて説明する。図10はリードフレームの模式的平面図である。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、図10は1つの半導体装置が製造される1個分の領域を示している。

【0053】

図10に示すように、リードフレームLFは、フレーム本体（枠体）1で規定されたリード配置領域に、複数のリード2、支持体4等を配置した構成になっている。支持体4は、ダイパッド5及びこのダイパッド5と一体に形成された4本の吊りリード6を有する構成になっている。ダイパッド5は、その中心点P3がリード配置領域の中心点に位置するように設定されている。ここで、リード配置領域の中心点とは、リード配置領域のX方向におけるX-X中心線と、このX-

X中心線に対して直交するY-Y中心線とが交差する点を言う。ダイパッド5の中心点P3とは、ダイパッドのX方向におけるX-X中心線と、このX-X中心線に対して直交するY-Y中心線とが交差する点を言う。中心点P3は、隣接する2本の吊りリード6の延長線の交点と一致する。又、中心点P3は、4本の吊りリード6の延長線の交点とも一致する。

【0054】

複数のリード2は4つのリード群に分割され、各リード群は2つのリード群が互いに対向するようにダイパッド5の周囲に配置されている。4つのリード群のうち、互いに対向する2つのリード群のリード2は、リード配置領域のX-X中心線と同一方向に沿って配列されている。4つのリード群のうち、互いに対向する他の2つのリード群のリード2は、リード配置領域のY-Y中心線と同一方向に沿って配列されている。各リード群のリード2は、内部リード部及びこの内部リード部と一体に形成された外部リード部とを有する構成になっており、タイバー3を介して互いに連結されている。

【0055】

リードフレームLFは、例えば鉄(Fe)-ニッケル(Ni)系の合金、又は銅(Cu)、若しくは銅系の合金からなる平板材にエッチング加工、又はプレス加工を施して所定のリードパターンを形成することによって形成される。

【0056】

次に、半導体装置30Aの製造について図11乃至図18を用いて説明する。

【0057】

図11及び図12はチップ・ボンディング工程を説明するための模式的平面図であり、

図13はチップ・ボンディング工程を説明するための模式的断面図((A)は図1のa-a線に対応する位置での模式的断面図、(B)は図1のc-c線に対応する位置での模式的断面図)であり、

図14及び図15はワイヤ・ボンディング工程を説明するための模式的平面図であり、

図16は樹脂封止体形成工程を説明するための模式的断面図であり、

図17は図14の一部を拡大した模式的断面図であり、

図18は他のマイコン用チップを用いた時のワイヤ接続状態を示す模式的断面図である。

【0058】

まず、図10に示すリードフレームLFをダイボンディング装置に搬送し、その後、図11に示すように、リードフレームLFにマイコン用チップ10を接着固定する。リードフレームLFとマイコン用チップ10との接着固定は、ダイパッド5のチップ搭載面に例えば熱硬化性樹脂からなる接着剤を塗布して接着層を形成し、その後、ダイパッド5のチップ搭載面にマイコン用チップ10を熱圧着して行なう。この時、ダイパッド5の中心点P3にマイコン用チップ10の中心点P1が位置するように位置合わせして行なう。

【0059】

次に、図12に示すように、マイコン用チップ10にEEPROM用チップ20を接着固定する。マイコン用チップ10とEEPROM用チップ20との接着固定は、マイコン用チップ10の回路形成面10AとEEPROM用チップ20の裏面との間に例えば熱硬化性の接着用樹脂フィルムからなる接着層15を介在させた状態で、マイコン用チップ10にEEPROM用チップ20を熱圧着して行なう。接着用樹脂フィルムからなる接着層15は、予めEEPROM用チップの裏面に貼り付けておく。

【0060】

この工程において、EEPROM用チップ20のボンディングパッド21とリード2の内部リード部とを接続するボンディングワイヤ16の長さが短くなるように、マイコン用チップ20の中心点P1からEEPROM用チップの中心点P2をずらした状態でマイコン用チップ10の回路形成面10A上にEEPROM用チップ20を配置する。

【0061】

図7に示すように本実施形態において、EEPROM用チップ20のVCC用ボンディングパッド21C及びVSS用ボンディングパッド21Dはマイコン用チップ10の辺10A3側に配置され、EEPROM用チップ20のSDA用ボ

ンディングパッド21A及びSCL用ボンディングパッド21Bはマイコン用チップ10の辺10A1側に配置されているため、EEPROM用チップ20は、図13(A)及び図13(B)に示すように、その中心点P2がマイコン用チップ10の中心点P1よりもマイコン用チップ10の辺10A3側及び辺10A1側に位置するように配置する。本実施形態において、EEPROM用チップ20は、その中心点P2をマイコン用チップ10の中心点P1に対して、例えばマイコン用チップ10の辺10A3側及び10A1側に夫々100～150[μ m]程度偏移させた状態で配置する。なお、ダイボンディング装置の位置決め精度の誤差は、最大で50[μ m]程度である。

【0062】

次に、ダイボンディング装置からワイヤボンディング装置にリードフレームLFを搬送して、図14に示すように、マイコン用チップ10のボンディングパッド11とリード2の内部リード部とをボンディングワイヤ16で電氣的に接続し、その後、EEPROM用チップ20のボンディングパッド21とリード2の内部リード部とをボンディングワイヤ16で電氣的に接続する。ボンディングワイヤ16としては、例えば金(Au)ワイヤを用いる。ボンディングワイヤ16の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング法を用いる。

【0063】

この工程において、ワイヤボンディングは、図15に示すように、下側に位置するマイコン用チップ10及び上側に位置するEEPROM用チップ20の位置をCCDカメラ31で認識し、これらの位置データに基づいてマイコン用チップ10のボンディングパッド11及びEEPROM用チップ20のボンディングパッド21の位置を把握した後に行なわれるが、上側のEEPROM用チップ20の位置検出はCCDカメラ31の光学レンズを下側のマイコン用チップ10に合焦させて行うため、上側のEEPROM用チップ20が厚いと光学レンズの被写界深度を超えてしまい、上側のEEPROM用チップ20の画像がぼける。上側のEEPROM用チップ20の画像がぼけた場合、上側のEEPROM用チップ20の位置検出に誤差が生じ、これに基づいてボンディングパッド21の位置検

出も誤差が生じるため、上側のEEPROM用チップ20のボンディングパッド21とボンディングワイヤ16との接続不良が生じ易くなる。本実施形態では、上側チップとして、下側のマイコン用チップ10よりも厚さが薄いEEPROM用チップ20を用いているため、画像ぼけによるEEPROM用チップ20の位置検出誤差を抑制することができる。なお、マイコン用チップ10とEEPROM用チップ20の間には接着層15が介在されているため、マイコン用チップ10の回路形成面10AからEEPROM用チップ20の回路形成面20Aまでの距離をマイコン用チップ10の厚さよりも薄くすることが望ましい。本実施形態では、接着用樹脂フィルムを用いて接着層15を形成している。接着用樹脂フィルムは、マイコン用チップ20の回路形成面に接着剤を塗布して接着層15を形成する場合と比較して接着層15の厚さを薄くすることができる。即ち、マイコン用チップ10とEEPROM用チップ20との間に介在される接着層15として接着用樹脂フィルムを用いることにより、接着剤を塗布して接着層を形成する場合と比較して、マイコン用チップ10の回路形成面10AからEEPROM用チップ20の回路形成面20Aまでの距離を小さくすることができる。

【0064】

また、この工程において、EEPROM用チップ20のSDA用ボンディングパッド21A及びSCL用ボンディングパッド21Bは、EEPROM用チップ20の辺20A1に沿って複数設けられている。また、EEPROM用チップ20のVCC用ボンディングパッド21C及びVSS用ボンディングパッド21Dは、EEPROM用チップ20の4つの辺(20A1, 20A2, 20A3, 20A4)に沿って複数設けられている。従って、接続しようとするリードの内部リード部の先端から最も距離が近いボンディングパッド21を選択することができるため、EEPROM用チップ20のボンディングパッド21とリード2の内部リード部とを接続するボンディングワイヤ16の長さを短くすることができる。

【0065】

次に、ワイヤボンディング装置から成形装置にリードフレームLFを搬送し、その後、図16に示すように、成形金型35の上型35Aと下型35Bとの間に

リードフレームLFを位置決めする。この時、マイコン用チップ10、EEPROM用チップ20、リード2の内部リード部、ボンディングワイヤ16、チップ支持体（ダイパッド5、吊りリード6）4等は、成形金型35のキャビティ36の内部に配置される。

【 0 0 6 6 】

次に、成形金型35のポットからランナー及び流入ゲートを通してキャビティ36の内部に樹脂を注入して樹脂封止体17を形成する。この時、マイコン用チップ10、EEPROM用チップ20、リード2の内部リード部、ボンディングワイヤ16、チップ支持体4等は、樹脂封止体17で封止される。

【 0 0 6 7 】

次に、リード2に連結されたタイバー3を切断し、その後、リード2の外部リード部にメッキ処理を施し、その後、リードフレームLFのフレーム本体1からリード2の外部リード部を切断し、その後、リード2の外部リード部をガルウィング形状に成形し、その後、リードフレームLFのフレーム本体1から吊りリード6を切断することにより、図1乃至図5に示す半導体装置30Aがほぼ完成する。

【 0 0 6 8 】

ところで、マイコン用チップ10のボンディングパッド11の配列順は、品種によって異なる。例えば図17に示すように、本実施形態で用いたマイコン用チップ10のSDA用ボンディングパッド11Aは、マイコン用チップ10の辺10A1の右端から数えて5番目に位置し、SCL用ボンディングパッド11Bは、マイコン用チップ10の辺10A1の右端から数えて4番目に位置している。これに対し、品種が異なるマイコン用チップ10においては、図18に示すように、SDA用ボンディングパッド11Aがマイコン用チップ10の辺10A1の右端から数えて4番目に位置し、SCL用ボンディングパッド11Bがマイコン用チップ10の辺10A1の右端から数えて5番目に位置する場合がある。このような場合、ボンディングパッド11の配列順に対応して、リード2の端子機能の配列順も変わるため、EEPROM用チップ20のSAD用ボンディングパッド21Aとリード2Aとを接続するボンディングワイヤ16と、EEPROM用

チップ20のSCL用ボンディングパッド21Bとリード2Bとを接続するボンディングワイヤ16とが交差してしまう。しかしながら、本実施形態のEEPROM用チップ20は、SCL用ボンディングパッド11Bの両端に、互いに電氣的に接続された2つのSAD用ボンディングパッド21Aを配置しているため、図18に示すように、ボンディングワイヤ16を交差させることなく、ワイヤボンディングを行なうことができる。

【0069】

以上説明したように、本実施形態によれば以下の効果が得られる。

【0070】

(1) マイコン用チップ10とEEPROM用チップ20との電氣的な接続は、樹脂封止体17の内部において、リード2のインナー部及び2本のボンディングワイヤ16によって行われている。このような構成とすることにより、マイコン用チップ10に合わせて開発されたリードフレームをそのまま使用することができるため、マイコン用チップ10の品種毎にリードフレームを新たに開発する必要がない。また、EEPROM用チップ20と電氣的に接続するためのEEPROM用ボンディングパッドを設けたマイコン用チップを品種毎に開発する必要もない。この結果、半導体装置30Aの低コスト化を図ることができる。

【0071】

(2) EEPROM用チップ20は、マイコン用チップ10よりも厚さが薄い。このような構成とすることにより、ワイヤボンディング工程において、EEPROM用チップ20の位置をCCDカメラで認識する時の画像ぼけによるEEPROM用チップ20の位置検出誤差を抑制することができる。この結果、EEPROM用チップ20のボンディングパッド21とボンディングワイヤ16との接続不良を抑制できるので、半導体装置30Aの歩留まりの向上を図ることができる。

【0072】

(3) EEPROM用チップ20のSDA用ボンディングパッド21A及びSCL用ボンディングパッド21Bは、EEPROM用チップ20の辺20A1に沿って複数設けられている。また、EEPROM用チップのVCC用ボンディン

グパッド21C及びVSS用ボンディングパッド21Dは、EEPROM用チップ20の4つの辺(20A1, 20A2, 20A3, 20A4)に沿って複数設けられている。このような構成とすることにより、接続しようとするリード2の内部リード部の先端から最も距離が近いボンディングパッド21を選択することができるため、EEPROM用チップ20のボンディングパッド21とリード2の内部リード部とを接続するボンディングワイヤ16の長さを短くすることができる。この結果、樹脂封止体形成工程において、キャビティ36に注入された樹脂の流れによって生じるワイヤ流れを抑制でき、ワイヤ流れに起因するワイヤ同志の短絡を抑制できるので、半導体装置30Aの歩留まりの向上を図ることができる。

【0073】

(4) 互いに電氣的に接続された2つのSAD用ボンディングパッド21Aの間にSCL用ボンディングパッド11Bが配置されている。このような構成とすることにより、ボンディングワイヤ16を交差させることなく、ワイヤボンディングを行なうことができる。

【0074】

(5) EEPROM用チップ20の不揮発性記憶ユニットはマイコン用チップ10の動作によってシリアルデータが書き込まれる。このような構成とすることにより、EEPROM用チップ20とマイコン用チップ10とを電氣的に接続する信号伝達経路の数を少なくすることができるので、リード2の本数を少なくすることができる。

【0075】

なお、本実施形態では、ボンディングワイヤ16の長さを短くするため、マイコン用チップ10の中心点P1に対して、EEPROM用チップ20の中心点P2の位置をずらした例について説明したが、図19(模式的平面図)に示すように、マイコン用チップ10の互いに接する2つの辺とEEPROM用チップ20の一辺とが向かい合うように、マイコン用チップ10の向きに対してEEPROM用チップ20の向きを偏移させてもよい。つまり、EEPROM用チップ20のボンディングパッド21とリード2の内部リード部とを接続するボンディング

ワイヤ16の長さが短くなるように、マイコン用チップ10の辺に対してEEPROM用チップ20の辺が鋭角をなす状態でEEPROM用チップ20を配置する。

【0076】

(実施形態2)

図20は本発明の実施形態2である半導体装置の要部模式的断面図であり、図21は2つの半導体チップ（マイコン用チップ，EEPROM用チップ）の積層状態を示す模式的平面図である。

【0077】

図20及び図21に示すように、本実施形態の半導体装置30Bは、前述の実施形態1とほぼ同様の構成となっており、以下の構成が異なっている。

【0078】

即ち、EEPROM用チップ20のボンディングパッド21は、マイコン用チップ10のボンディングパッド11よりも平面サイズが大きくなっている。つまり、EEPROM用チップ20のX方向におけるボンディングパッド21の大きさ S_{21X} は、マイコン用チップ10のX方向におけるボンディングパッド11の大きさ S_{11X} よりも大である。つまり、 $S_{21X} > S_{11X}$ の関係に有り、同様にY方向においても、 $S_{21Y} > S_{11Y}$ の関係に有る。このような構成にすることにより、ワイヤボンディング工程において、EEPROM用チップ20の位置をCCDカメラで認識する時の画像ぼけによるEEPROM用チップ20の位置検出誤差を補うことができるので、EEPROM用チップ20のボンディングパッド21とボンディングワイヤ16との接続不良を抑制できることができる。この結果、半導体装置30BAの歩留まりの向上を図ることができる。

【0079】

また、CCDカメラの焦点をEEPROM用チップ20のボンディングパッドに合わせてワイヤボンディングをする場合には、両チップのボンディングパッドの大きさの関係は逆になり、 $S_{21X} < S_{11X}$ 、 $S_{21Y} < S_{11Y}$ となる。但し、マイコン用チップ10のボンディングパッド数がEEPROM用チップ20のボンディングパッド数よりも多いので、前者の方が効果的である。

【 0 0 8 0 】

(実施形態 3)

図 2 2 は本発明の実施形態 3 である半導体装置の模式的断面図であり、図 2 3 は図 2 2 の一部を拡大した模式的断面図であり、図 2 4 はワイヤ接続状態を示す要部模式的平面図である。

【 0 0 8 1 】

図 2 2 乃至図 2 4 に示すように、本実施形態の半導体装置 3 0 C は、前述の実施形態 1 とほぼ同様の構成となっており、以下の構成が異なっている。

【 0 0 8 2 】

即ち、EEPROM 用チップ 2 0 のボンディングパッド 2 1 とリード 2 の内部リード部とを接続するボンディングワイヤ 1 6 は、リード 2 を第 1 ボンドとし、ボンディングパッド 2 1 を第 2 ボンドとする逆ボンディング法にて接続されている。また、EEPROM 用チップ 2 0 のボンディングパッド 2 1 は、ボンディングワイヤ 1 6 が延在する方向に沿う辺 2 1 X がリード 2 の内部リード部の先端と向かい合う辺 2 1 Y よりも長い方形状で形成されている。また、ボンディングパッド 2 1 は、マイコン用チップ 1 0 のボンディングパッド 1 1 よりも平面サイズが大きい。マイコン用チップ 1 0 のボンディングパッド 1 1 と比較した場合、EEPROM 用チップ 2 0 のボンディングパッド 2 1 のボンディングワイヤ 1 6 が延在する方向に沿う辺 2 1 X は、マイコン用チップ 1 0 のボンディングパッド 1 1 のボンディングワイヤ 1 6 が延在する方向に沿う辺 1 1 X よりも大である。

【 0 0 8 3 】

このように、EEPROM 用チップ 2 0 のボンディングパッド 2 1 を、ボンディングワイヤ 1 6 が延在する方向に沿う辺 2 1 X がリード 2 の内部リード部の先端と向かい合う辺 2 1 Y よりも長い方形状で形成することにより、逆ボンディング法によるボンディングワイヤ 1 6 の接続を容易に行うことができる。逆ボンディングであるため、ボンディングワイヤ 1 6 は、EEPROM 用チップ 2 0 の回路形成面 2 0 A に対してほぼ垂直な方向に延びる第 1 部分と、ほぼ回路形成面 2 0 A の方向に沿って延びる第 2 部分を有し、第 1 部分は回路形成面 2 0 A 上ではなく、リード 2 上に位置している。

【0084】

以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

【0085】

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

【0086】

本発明によれば、半導体装置の低コスト化を図ることができる。

【0087】

本発明によれば、半導体装置の歩留まりの向上を図ることができる。

【図面の簡単な説明】

【図1】

本発明の実施形態1である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。

【図2】

図1のa-a切断線にほぼ沿う模式的断面図である。

【図3】

図1のb-b切断線にほぼ沿う模式的断面図である。

【図4】

図1のc-c切断線にほぼ沿う模式的断面図である。

【図5】

図1のd-d切断線にほぼ沿う模式的断面図である。

【図6】

図4の一部を拡大した模式的断面図である。

【図7】

実施形態1において、2つの半導体チップ（マイコン用チップ、EEPROM用チップ）の積層状態を示す模式的平面図である。

【図 8】

実施形態 1 において、EEPROM 用チップの平面レイアウト図である。

【図 9】

実施形態 1 において、半導体装置のシステムブロック図である。

【図 10】

実施形態 1 において、半導体装置の製造に用いられるリードフレームの模式的平面図である。

【図 11】

実施形態 1 の半導体装置の製造において、チップ・ボンディング工程を説明するための模式的平面図である。

【図 12】

実施形態 1 の半導体装置の製造において、チップ・ボンディング工程を説明するための模式的平面図である。

【図 13】

実施形態 1 の半導体装置の製造において、チップ・ボンディング工程を説明するための模式的断面図（（A）は図 1 の a - a 切断線にほぼ対応する位置での模式的断面図，（B）は図 1 の c - c 切断線にほぼ対応する位置での模式的断面図）である。

【図 14】

実施形態 1 の半導体装置の製造において、ワイヤ・ボンディング工程を説明するための模式的平面図である。

【図 15】

実施形態 1 の半導体装置の製造において、ワイヤ・ボンディング工程を説明するための模式的断面図である。

【図 16】

実施形態 1 の半導体装置の製造において、樹脂封止体形成工程を説明するための模式的断面図である。

【図 17】

図 14 の一部を拡大した模式的断面図である。

【図18】

他のマイコン用チップを用いた時のワイヤ接続状態を示す模式的断面図である。

【図19】

実施形態1の変形例である2つの半導体チップ（マイコン用チップ，EEPROM用チップ）の積層状態を示す模式的平面図である。

【図20】

本発明の実施形態2である半導体装置の要部模式的断面図である。

【図21】

実施形態2において、2つの半導体チップ（マイコン用チップ，EEPROM用チップ）の積層状態を示す模式的平面図である。

【図22】

本発明の実施形態3である半導体装置の模式的断面図である。

【図23】

図22の一部を拡大した模式的断面図である。

【図24】

実施形態3において、ワイヤ接続状態を示す要部模式的平面図である。


【符号の説明】

LF…リードフレーム、1…フレーム本体、2…リード、3…ダムバー、4…支持体、5…ダイパッド、6…吊りリード、10…マイコン用チップ、10X…X-X中心線、10Y…Y-Y中心線、11…ボンディングパッド、15…接着層、16…ボンディングワイヤ、17…樹脂封止体、20…EEPROM用チップ、20X…X-X中心線、20Y…Y-Y中心線、21…ボンディングパッド、30A、30B、30C…半導体装置、31…CCDカメラ、35…成形金型、35A…上型、35B…下型、36…キャビティ。


【書類名】 図面

【図1】


図 1




【图2】




【図 3】



【図 4】




【图 5】




【図6】

図 6




【図 7】

図 7




【図 8】




【図9】

図 9



【図10】


図10



【図 1 1】


図 1 1

LF




【図12】

図12



【図14】

図 1 4



【図 15】






図 15

【図16】




【図17】

図17




【図18】

図 18




【図19】

図 19




【図 2 0】

図 2 0




【図 22】




【図 23】

図 23



【図 24】



【書類名】 要約書

【要約】

【課題】 半導体装置の低コスト化を図る。

【解決手段】 第1半導体チップと、前記第1半導体チップ上に積層された第2半導体チップとの電気的な接続は、前記第1半導体チップの周囲に配置されたリードの内部リード部及び2本のボンディングワイヤを介して行なう。

【選択図】 図4

認定・付加情報

特許出願の番号	特願2000-315785
受付番号	50001336750
書類名	特許願
担当官	第五担当上席 0094
作成日	平成12年10月17日

<認定情報・付加情報>

【提出日】	平成12年10月16日
-------	-------------

出 願 人 履 歴 情 報

識別番号 [000005108]

1. 変更年月日	1990年 8月31日
[変更理由]	新規登録
住 所	東京都千代田区神田駿河台4丁目6番地
氏 名	株式会社日立製作所

出 願 人 履 歴 情 報

識別番号 [000233594]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 北海道亀田郡七飯町字中島145番地

氏 名 日立北海セミコンダクタ株式会社

出 願 人 履 歴 情 報

識別番号 [000233169]

1. 変更年月日 1998年 4月 3日

[変更理由] 名称変更

住 所 東京都小平市上水本町5丁目22番1号

氏 名 株式会社日立超エル・エス・アイ・システムズ